#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02287874 A

COPYRIGHT: (C)1990, JPO& Japio

(43) Date of publication of application: 27.11.90

(51) Int. CI

G06F 15/31 H03H 17/02

(21) Application number: 01110522

(22) Date of filing: 28.04.89

(71) Applicant:

**TOSHIBA CORP** 

(72) Inventor:


HATANAKA NAOYUKI

(54) PRODUCT SUM ARITHMETIC UNIT

# (57) Abstract:

PURPOSE: To reduce the hardware for a sum of products operation by forming N pieces of signals consisting of M bits from M pieces of input signals consisting of N bits, inputting these N pieces of signals to address terminals of N pieces of ROMs, bringing output signals from data terminals of the ROMs to digit shift and adding them together.

CONSTITUTION: For instance, five pieces (M = 5) of input signals 11, -, 15 brought to numerical expression by eight bits (N = 8) are divided into eight pieces at every bit, five pieces of divided signals are collected in a lump, and eight pieces of signals consisting of five bits are formed newly. These eight pieces of signals are inputted to address terminals 31, -, 38 of eight pieces of ROMs 21, -, 28, respectively, and by adding together output signals from its data terminals 41, -, 48 by adders 51, -, 57, a final result of sum of products operation is obtained. In such a way, a scale of the hardware for the sum of products operation can be made small.



# 19日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

平2-287874

3 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)11月27日

G 06 F 15/31 H 03 H 17/02

S 7056-5B K 8837-5 J

審査請求 未請求 請求項の数 1 (全5頁)

**ᡚ発明の名称** 積和演算装置

②特 願 平1-110522

20出 願 平1(1989)4月28日

⑩発明者 畑中

直 行

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外3名

明 細 書

1. 発明の名称

積和演算裝置

2. 特許請求の範囲

Nピットで数値表現されたM個の入力信号に対し、それぞれ所定の係数を乗じて加え合わせた値を出力する積和演算装置において

Nビットからなる M個の入力信号をそれぞれ ビット毎に分割し、対応するビット同士をひと まとめにして、新たに Mビットからなる N 個の 信号を形成する手段と、

Mビットのアドレスとデータとの関係が、Mビットのアドレスに対して各ビットに該ビルトに対しており、それらを加加を対応がデータであるように対応付けられた値がデータであるように対応付けられたの間に関
MビットからなるN個の信号がそれの利力ではいるN個のROMのデータ場子からなるN個のROMのようを表してはいることを特徴とする積和演算装置。

# 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、積和資算装置に係わり、特に半導体集積回路で実現するのに適した積和演算装置に関する。

(従来の技術)

従来、デジタル信号処理においては、デジタ ルフィルタ等に代表されるように、そこで行わ れる演算の多くがいわゆる積和演算である。

いま、Nビットで数値表現されたM個の入力 信号Xi(i=1,2,…,M)に対して、それぞれに係数hiを乗じ、更にそれらを加え合わせた値

 $Y = \sum_{i=1}^{N} X i + h i \qquad \dots \bigcirc$ 

を出力するための積和演算を考える。

このような積和演算を半導体集積回路上の専用ハードウェアで実現する場合、その回路方式としては、第2図に示す構成が一般的である。

- 2 -

これは、一書で書えば、積和演算をその言葉通りにハードウェアで実現したものである。即ち、Nビットで数値表現されたM個の入力信号Xiをそれぞれ、Nビットのアドレスに対して所定の係数hiを乗じた値Xi・hiをデータとして出力するテーブルルックアップ方式のROM(読出し専用メモリ)のアドレスに入力し、M個のROMからのデータ出力を加算器で加え合わせて①式で表される値Yを得ようとするものである。

この演算回路方式を半導体集積回路に用いた場合、Nビットのアドレス、即ち2×ワードのROMがM個必要となり、ROMの容量であると言いり、即ちのかある。例えば、第2図に示される8ピットの別がある。例えば、第2図に示される8ピットの人力信号に対して、係数が8ピットであるROMを係数乗算テーブルックアップROMに用いた場合を考える。

- 3 -

ビットからなるN個の信号を形成し、次にこれ らN個の信号をN個のROMのアドレス場合に それぞれ入力する。ここで、ROMのアレス とデータとの関係を、Mビットのアレスに とデットに該ビットに対応する所定の係 数を乗じ、それらを加え合わせた値がデータで あるように対応付けておく。そして、最後で あのROMのデータ場子からの出力信号を適質 桁ずらしをして加え合わせ、最終的な積和演算 結果を得るというものである。

### (作用)

本発明によれば、前記第2図とは構成が異なるが、第2図の例と同様の積和演算を行うことができ、しかも第2図に比してハードウェア構成を簡略化することができる。以下に、本発明の回路方式がどのように積和演算を実現しているか、またハードウェア構成(特にROM容量)が簡略化できる理由について説明する。

いま、数値表現が2の補数表現である場合を 考える。Nビットの2の補数表現されたM個の とき、ROM全体の容量は、ビット数で 15×2°×5=19,200(ビット) にも速する。

(発明が解決しようとする課題)

このように従来の積和演算装置では、係数乗 算用のテーブルルックアップROMの容量が大 きくなり、即ちハードウェア規模が非常に大き くなり、半導体集積回路で実現するのに適さな かった。

本発明は、上記事情を考慮してなされたもので、その目的とするところは、 積和演算のためのハードウェア規模を小さくすることができ、 半導体集積回路での実現に適した積和演算装置 を提供することにある。

### [発明の構成]

(課題を解決するための手段)

本発明の演算回路方式においては、Nビットで数値表現されたM個の入力信号に対して、まずNビットの入力信号をピット毎に分割し、分割した信号をM個ひとまとめにして、新たにM

- 4 -

### 信号

X  $i = - \times_{i \cdot N-1} \cdot 2^{N-1} + \sum_{j=0}^{N-2} \times_{i \cdot j} \cdot 2^{j} \cdots 2^{j}$   $(i = 1, 2, \cdots, M)$  に対して、まず N ビットの信号をビット毎に N 個に分割し、分割した信号を M 個ひとまとめ(対応するビット同士をひとまとめ)にして、新たに M ビットからなる N 個の信号  $\times_{i \cdot j}$  ,  $\times_{i \cdot j}$  ,  $\times_{i \cdot j}$  ( j = 0 , 1 ,  $\cdots$  , N-1 ) を形成する。

そして、N個のROMのデータ場子からの出 カ信号  $\sum_{i=1}^{K} x_i$ , h i (j = 0,1,...,N-1) を 加え合わせる。但し、加え合わせた結果の値 Y

- 5 -

が、

$$Y = -2^{N-1} \cdot \sum_{i=1}^{M} x_{i \cdot N-1} \cdot h i$$

$$+ 2^{N-2} \cdot \sum_{i=1}^{M} x_{i \cdot N-2} \cdot h i$$

$$+ \cdots + 2^{0} \cdot \sum_{i=1}^{M} x_{i \cdot 0} \cdot h i \cdots 3$$

となるように、桁ずらし(③式の2  $^{1}$  ( i=0 , 1 ,  $\cdots$  , N-1)に対応)をして加え合わせる。③ 式を変形すれば、

$$Y = \sum_{i=1}^{N} (-2^{N-1} \cdot \mathbf{x}_{1 \cdot N-1} \cdot h \, i + 2^{N-2} \cdot \mathbf{x}_{1 \cdot N-2} \cdot h \, i$$

$$+ \dots + 2^{0} \cdot \mathbf{x}_{1 \cdot 0} \cdot h \, i)$$

$$= \sum_{i=1}^{N} (-\mathbf{x}_{1 \cdot N-1} \cdot 2^{N-1} + \sum_{j=0}^{N-2} \mathbf{x}_{j \cdot j} \cdot 2^{j}) \cdot h \, i$$

$$= \sum_{i=1}^{N} X \, i \cdot h \, i \qquad \dots \, \emptyset$$

となり、所望の積和演算が実現されていること が判る。

本発明の積和演算方式によれば、Mビットのアドレス、即ち2 \* ワードのROMがN個必要となる。前述の例である、8ビットで数値表現された5個の入力信号に対して、係数が8ビッ

- 7 -

の出力信号を加算器 5 1 , ~ , 5 7 で加え合わせて 最終的な積和演算結果を得ている。

なお、8個のROM21、〜、28のアドレスとデータとの関係は前途の通りであり、1例を下記第1表に示した。

第 1 表

	ア	۲۱	, ;	۲,	データ
(	ピッ	トバ	<b>ب</b> – خ	<b>/</b> )	(内容)
0	0	0	0	0	0
0	0	0	0	1	h •
0	0	0	1	0	h ı
0	0	0	1	1	hı+ho
0	0	1	0	0	h 2
0	0	1	0	1	h 2+ h, 0
0	0	1	1	0	ha+hi
0	0	1	1	1	h 2+ h 1+ h o
Ì		:			i ·
1	1	1	1	1	h 4+ h 5+ h 2+ h 1+ h 0

トの場合、本発明の演算回路方式によるROMの出力データビット幅は高々10ビットでよい。 その結果、ROM全体の容量は、ビット数で

 $1.0 \times 2^{5} \times 8 = 2.560$ 

となり、従来方式による場合に比べて約7分の 1のピット数で済むことになり、ハードウェア 規模を大幅に削減できる。

(実施例)

以下、本発明の詳細を図示の実施例によって 説明する。

第1 図は本発明の一実施例に係わる積和演算装置の概略構成を示すブロック図である。この例では、8ビット(N=8)で数値表現されたり個では、8ビット(N=8)で数値表現されたという個(M=5)の入力信号11、~、18個のほの形の形を1、~、28のデータ場子41、~、48から

- 8 -

但し、第1表においては、係数を8ピット(h。~h。)とし、ROMのデータ幅は10ピットとした。また、8個のROMからの出力信号は、図に示すような加算器51、~57の接続により、桁ずらしをして加え合わされている。

かくして本実施例によれば、NビットからなるN個の入力信号からMビットからなるN個の信号を形成し、該N個の信号をN個のROMのアドレス場子にそれぞれ入力し、ROMのデータ場子からの出力信号を桁ずらしをして加え合わせることにより、上記入力信号の積和演算を行うことができる。そしてこの場合、ROMの容量が大幅に少なくなり、ハードウェアの簡略化をはかり得る。

なお、本発明は上述した実施例に限定される ものではなく、その要旨を逸脱しない範囲で、 種々変形して実施することができる。

[発明の効果]

以上詳述したように本発明によれば、Nピッ

トからなる M 個の入力データに対し、従来より 簡易なハードウェア構成で従来と同様の積和演算を行うことができる。従って、積和演算のためのハードウェア規模を小さくすることができ、 半導体集積回路での実現に適した積和演算装置 を実現することが可能となる。


# 4. 図面の簡単な説明

第1図は本発明の一実施例に係わる積和演算 装置の回路構成を示す図、第2図は従来の積和 演算装置の回路構成を示す図である。


- 11,~,15…入力信号、
- 21.~, 28 ··· R O M,
- 31, ~, 38…アドレス端子、
- 41.~,48…データ端子、
- 51,~,57…加算器

出願人代理人 弁理士 鈴 江 武 彦

- 11 -



第1図



第 2 図